臺積電于6月6日舉行年度股東會，致股東報(bào)告書表示，臺積電2022年全年的研發(fā)費(fèi)用達(dá)54.7億美元，用以擴(kuò)大技術(shù)領(lǐng)先和差異化優(yōu)勢。其中5納米技術(shù)已是量產(chǎn)的第三年，為臺積電營收貢獻(xiàn)26%。N4也于2022年開始量產(chǎn)，且推出了N4P和N4X制程技術(shù)。N4P預(yù)計(jì)于2023年量產(chǎn)。

　　臺積電報(bào)告中顯示，N3技術(shù)于2022年量產(chǎn)，N3E預(yù)計(jì)于2023年下半年量產(chǎn)，預(yù)期N3家族將成為臺積電另一個大規(guī)模且有長期需求的制程技術(shù)。據(jù)悉，N4X是臺積電第一個專注于高效能計(jì)算(HPC)的技術(shù)，預(yù)計(jì)于2023年進(jìn)行客戶產(chǎn)品設(shè)計(jì)定案。

　　臺積電指出，2納米技術(shù)將采用納米片(Nanosheet)電晶體結(jié)構(gòu)，此前架構(gòu)為鰭式場效晶體管(FinFET)。相較于N3E，N2在相同功耗下速度增快10%-15%，或在相同速度下功耗降低25%-30%，以滿足日益增加的節(jié)能計(jì)算需求。

　　臺積電表示，公司也在不斷擴(kuò)展臺積公司3DFabricTM設(shè)計(jì)解決方案，以提升系統(tǒng)級性能至新境界。臺積電3DFabricTM結(jié)合了晶圓級3D和先進(jìn)封裝技術(shù)。在3D技術(shù)方面，芯片堆疊(Chip on Wafer，CoW)技術(shù)成功于2022年量產(chǎn)，通過將靜態(tài)隨機(jī)存取芯片(Static Random Access Memory，SRAM) ) 堆疊于邏輯晶圓上展現(xiàn)顯著的性能優(yōu)化。